Водич за дизајн и рутирање 40Г ПЦБ-а

1. Карактеристична импеданса

Штампана микротракаста линија (површински слој): З=65Ω ± 10%;

Штампана тракаста линија (унутрашњи слој): З=50Ω ± 10%; диференцијални сат једнострука-импеданса према земљи: 50Ω, диференцијална импеданса: 100Ω.

2. Препоруке за ширину трага: ширина трага сигнала=6 милс, ширина трага=4.5 милс за тешке-путеве-трагове, ширина трага снаге/земље=15 милс или 30 милс у зависности од ситуације.

3. Препоруке за слагање: Погледајте слагање референтног дизајна ЦС1999. Дебљина плоче: 2,4 ± 0,2 мм. Препоручени број слојева не би требало да прелази 16-18.

4. Претворници за иглице БГА чипа: За некоришћене пинове, задржите одводне-излазне прикључке што је више могуће, осим оних који утичу на рутирање.

1. Типови напајања углавном укључују следеће:

• P48V/N48V, 5V (40A), 2V5 (22A), 1V2 (60A), 1V8 (10A), 3V3

(10А) и 5В2Н (3А), ВДДК, ВТТ и ВРЕФ; ово су дигитална напајања.

• 3В3А, ВЦЦТКС_1/2, 1В2А_1/2: Ово су аналогни извори напајања које излазе линеарни модули напајања.

2. За 5В (40А), 2В5 (22А), 1В2 (60А), 1В8 (10А) и 3В3 (10А), узмите у обзир тренутну способност вијаса када повезујете излазне пинове модула напајања са слојем разделника снаге на основу тренутног нивоа.

Препоручљиво је додати одговарајуће равни пуњења на више слојева сигнала око одговарајућих пинова, а затим користити више пролаза да повежете слојеве да усмерите струју на одговарајући слој напајања.

3. ЦС1999, ФПГА и оптички модули имају више аналогних извора напајања. Они се углавном обезбеђују коришћењем линеарних извора напајања или кроз ЛЦ филтрирање. Сва аналогна напајања захтевају поделу напајања. Препоручује се аналогно раздвајање снаге: поделити на слоју сигнала, са горњим и доњим суседним слојевима који морају да буду уземљени сигналом.

Следећи извори напајања захтевају раздвајање:

1) ЦС1999 аналогни извори напајања:

СТКС0_ВДД, СТКС1_ВДД, СРКС0_ВДД, СРКС1_ВДД, ХТКС0_ВДД, ХТКС1_ВДД, ХРКС0_ВДД,

ХРКС1_ВДД, СФИ5_ВДД_ДВР, ХТКС_ВДД_ДВР.

2) ФПГА:

ВЦЦ_ПЛЛ_ОУТ1/2/3, ВЦЦА_3В3_1, 2, ВЦЦТКС_1/2, 1В2А_1/2, ВЦЦП_1/2.

3) Оптички модули: 5В, 3В3, 1В8, 5В2Н и друга аналогна напајања се обезбеђују кроз ЛЦ филтрирање. 4) ​​Остало: Сва напајања после индуктора Л.

4. Сви струјни прелази за индуктор од 1008ПС треба да буду у складу са захтевом од 3А, а сви остали са 1А.

5. Приземни авиони

Ово укључује уземљење сигнала и уземљење шасије.

Уземљење шасије треба да буде постављено око сваког сигналног слоја и повезано са одговарајућом утичницом.

6. Током рутирања, ТАБ равни за све ЛДО чипове за конверзију снаге (ЛТ1963АЕК, ЛТ1764ЕК, ЛП3883ЕС) морају бити дефинисане и повезане са одговарајућим равнима. Површину бакра за дисипацију топлоте треба на одговарајући начин повећати, а на задњој страни додати и симетричну бакарну раван (подручје може бити што је могуће веће ако распоред дозвољава). Повежите ове равни са одговарајућим струјним или земаљским равнима преко више пролаза да бисте олакшали расипање топлоте. Дефиниције ТАБ равни за сваки чип су следеће:

ЛТ1963А/ЛТ1764/ЛП3883: ТАБ=ГНД (уземљење).

7. За ЦС1999 раздвајање снаге и уземљења, погледајте стварне датотеке распореда за плочу за процену.

1. Пројектовати и реализовати према логичком дијаграму. Кондензатори за раздвајање треба да буду равномерно распоређени за сваки уређај. Кондензаторе-мале вредности треба поставити што је могуће ближе пиновима напајања, а кондензаторе великог -поларитета треба поставити око чипа.

2. Сваки од два ФПГА има пет пинова, К7/Т7/И4/АД7/АК7. Повежите екстерни отпорник од 2,00 кΩ на масу. Држите ове трагове даље од других извора сметњи. Користите уземљени прстен да изолујете ове трагове од других линија.

3. Општи захтеви за повезивање кондензатора за раздвајање: Провођење јастучића кондензатора је као што је приказано у наставку:

1. Општи захтеви за диференцијалне сигнале:

• Дужине диференцијалних парова морају бити стриктно усклађене, са максималном грешком од<10 mil. All signal lines, except those with length requirements, should be as short as possible.
• Differential pairs should be kept as close together as possible (but to ensure impedance, a 6 mil line width and 6/9 mil spacing is recommended). Spacing between them should be >15 mil, and spacing between them should be >30 мил.
• Диференцијални парови би требало да се усмере на исти слој да би се минимизирале промене прелаза и слојева (осим тамо где су повезани отпорници, само изворни и одредишни терминали могу да мењају слојеве преко прелаза).
• Када су равни снаге подељене, суседни диференцијални сигнали на истој равни снаге не могу да укрсте партиције.
• За закључке са одговарајућим отпорницима, методе повезивања одговарајућих отпорника приказане су на слици испод. Изаберите један од следећих метода за повезивање.

Дужине трагова такође треба да прате дијаграм.

За диференцијалне водове са серијским кондензаторима, кондензатори диференцијалног пара морају бити постављени на истој страни (обично близу терминала) и имати подударне дужине трага. Када користите АЦ спојницу за ПЕЦЛ сатове, спољни отпорник на извору је повезан као што је приказано на слици испод.

2. Сигнали сата

• Диференцијални часовници

Укључује следеће сигнале:

622М сат има три пара: МСА_РКСРЕФЦЛК_П/Н, МСА_ТКСРЕФЦЛК_П/Н и ЦС1999_РЕФЦЛК_П/Н.

156М сат има осам парова: ИФ_РЕФЦЛК1/2_П/Н, КСАУИ_РЕФЦЛК1/2_П/Н,

ФПГА1/2_ЦОРЕЦЛК_П/Н и ЦС1999_ИЛ_РЕФЦЛК1/2_П/Н.

За захтеве за рутирање и усклађивање за ове сигнале, погледајте горе. Држите трагове диференцијалног сата што је даље могуће од других сигналних линија, посебно паралелних трагова. Сваки диференцијални пар не мора да буде исте дужине као остали диференцијални парови, али максимална дужина не би требало да прелази 15 цм. Сингле{4}} ЛВТТЛ сигнали сата

Укључује следеће сигнале: СРАМ_ЦЛК, ТЦАМ_ЦЛК

Ови сигнали треба да се усмеравају што је краће могуће, обично мање од 3 цм и не дуже од 5 цм. Серијски отпорник од 25 ома треба да буде што је могуће ближе пину изворног чипа (ФПГА).

3. СФИ5 сигнали интерфејса

Овај сигнал се користи за{0}}пренос података великом брзином (3.125Г) између оптичког модула и ЦС1999, укључујући и пријем и пренос сигнала.

Сигнали су приказани у табели испод.

1) Користите одговарајући слој доњег сигнала да бисте минимизирали дужину трага; користите лукове или кривине од 45 степени приликом глодања.

2) Правила преко: Уклоните све подлоге на унутрашњим слојевима са свих пролаза (задржите само јастучиће на слоју везе).

3) Погледајте датотеке распореда референтног дизајна ЦС1999 за детаљне препоруке за рутирање и преко параметара.

4) Избегавајте рутирање диференцијалних парова за пријем и пренос на истом слоју.

4. Интерлакен интерфејс сигнали: Ови сигнали се користе за-брзи пренос података (3.125Г) између ЦС1999 и ФПГА. Као и СФИ5, они укључују две групе: пријем и пренос. Сигнали су приказани у табели испод.

За информације о рутирању, погледајте захтеве за усмеравање сигнала СФИ5.

5. КСАУИ сигнали

Користи се за{0}}брзи пренос сигнала између ФПГА и ЗД утичнице на задњој плочи.

1) Дужина трага спојеног на ЗД утичницу треба да буде<5" (including the total length of the traces at both ends of the series capacitor). The actual trace length should be as short as possible to minimize backplane trace length control. There are eight groups of signals:

ЛИНЕ0_КСАУИ_РКСДАТ_П/Н_<3.0>је диференцијални сигнал од 4 пара 3.125Г;

ЛИНЕ1_КСАУИ_РКСДАТ_П/Н_<3.0>је диференцијални сигнал од 4 пара 3.125Г;

ЛИНЕ0_КСАУИ_ТКСДАТ_П/Н_<3.0>је диференцијални сигнал од 4 пара 3.125Г;

ЛИНЕ1_КСАУИ_ТКСДАТ_П/Н_<3.0>је диференцијални сигнал од 4 пара 3.125Г;

ЛИ НЕ2_КСАУИ_РКСДАТ_П/Н_<3..0>је диференцијални сигнал од 4 пара 3.125Г.

ЛИНЕ3_КСАУИ_РКСДАТ_П/Н_<3..0>је диференцијални сигнал од 4 пара 3.125Г.

ЛИНЕ2_КСАУИ_ТКСДАТ_П/Н_<3..0>је диференцијални сигнал од 4 пара 3.125Г.

ЛИНЕ3_КСАУИ_ТКСДАТ_П/Н_<3..0>је диференцијални сигнал од 4 пара 3.125Г.

2) Сваки пар диференцијалних линија треба да има толеранцију дужине мању од 10 мил. Не захтева се стриктно да сваки пар четворки буде једнаке дужине, али толеранцију треба минимизирати, а дужину држати што је могуће краћом.

3) За рутирање, погледајте захтеве за усмеравање сигнала СФИ5.

6. 700М ЛВДС сигнала

Користи се за{0}}брзи пренос сигнала између два ФПГА. Укључује следеће четири групе:

Диференцијални парови за пријем и пренос не би требало да буду рутирани на истом слоју. Друге диференцијалне линије треба да прате опште захтеве.

7. ХСТЛ сигнали

Сигнали који повезују У1 (НЛ3300) и ИЦ2 су ХСТЛ-1 сигнали који раде на приближно 200МХз. Усмерите их у складу са општим захтевима за ХСТЛ рутирање.

1) Завршни отпорници од 50 Ω за двосмерне сигнале ТЦАМ_ДБУС[0:71] и једносмерне сигнале ЦАМ_ЦЛК и ТЦАМ_ИБУС треба да буду постављени што је могуће ближе У1, а њихове стубне линије треба да буду што је могуће краће. Као што је приказано на слици испод, препоручује се да пратите рутирање (а). Ако је рутирање тешко, пратите усмеравање (б), држећи дужину гране завршног отпорника и растојање између тачке репликације и пина У1 што је могуће краће.

2) Следеће групе сигнала морају бити једнаке дужине, са грешком од<100 mil:

ТЦАМ_ЦЛК, ТЦАМ_ЦЛКО, ТЦАМ_ИБУС[7:0], ТЦАМ_ДБУС[71:0], ТЦАМ_ХИТАЦК,

ТЦАМ_ВАЛИД, ТЦАМ_РДАЦК

3) ВТТ филтер кондензатори ЦП1 до ЦП10 треба да буду равномерно распоређени око завршних отпорника.

8. 100М Етхернет сигнали

1) Следе диференцијални сигнални парови, са истим захтевима за рутирање као и општи диференцијални сигнали.

100М_РД+/-, 100М_ТД+/-, БАЦК_100М_ТД+/-, БАЦК_100М_РД+/-, 100М_ТКС+/-,

100М_РКС+/-, РЈ_100М_ТД+/-, РЈ_100М_РД+/-.

2) Следећи сигнали нису диференцијални сигнали, али свака група мора бити једнаке дужине:

МИИ_ТКС_ЦЛК, МИИ_ТКСД<3.0>, и МИИ_ТКСЕН су груписани заједно, са грешком од<1cm.

МИИ_РКС_ЦЛК, МИИ_РКСД<3.0>, МИИ_РКСЕН, МИИ_РКСЕР, МИИ_РКС_ЦРС и МИИ_РКС_ЦОЛ су груписани заједно, са грешком од<1cm.

9. Усмеравање сигнала бочног скенирања

a) TMS signal routing direction: Side Scan 2x5 socket -> FPGA1 (IC3) ->ФПГА2 (ИЦ4)

б) Смер усмеравања ТЦК сигнала је исти као и ТМС.

10. Сигнали контролне магистрале:

Укључује ЛОЦАЛ_АД[31:0], ЛОЦАЛ_АЦК, ЛОЦАЛ_РВ, ЛОЦАЛ_РДИ, ЛОЦАЛ_СТБ и ЛОЦАЛ_АЛЕ.

Повежите сваку групу аутобуса у низу{0}}ланца.

11. Други сигнали сабирнице података:

За све остале груписане магистралне сигнале који нису горе поменути, обезбедите да се свака група магистрала не разликује значајно (одржава исти ред величине) и да има најкраћу могућу дужину.

Индикатори који треба да буду приказани на панелу укључују три индикатора напајања и статуса система и три индикатора статуса 40Г интерфејса.

Релативни положаји индикатора на панелу приказани су на слици испод.

Одговарајући однос између индикаторских лампица панела и ЛЕД диода на логичком дијаграму је следећи:

Поставите индикаторске лампице у складу са горе наведеним релативним положајима и одговарајућим односима.